스위치드 커패시터(Switched-Capacitor, SC)

스위치드 커패시터(Switched-Capacitor, SC)

지난번 글에서 '칩 위에 거대한 수동 저항을 올리는 것은 공간 낭비가 심하다'는 아날로그 설계의 고질적인 문제를 다루었다.

이 문제를 해결하기 위해 능동 소스 축퇴처럼 트랜지스터를 활용하기도 하지만, 아예 발상을 전환해 스위치와 커패시터만으로 저항을 흉내 내는 방식이 있다. 바로 스위치드 커패시터(Switched-Capacitor, SC) 회로이다.

 

등가 저항의 수학적 원리

전압이 $V_1$인 노드와 $V_2$인 노드 사이에 스위치 1, 커패시터 $C$, 스위치 2가 직렬로 연결되어 있다고 가정해 보자. 두 스위치는 서로 겹치지 않는(Non-overlapping) 클럭 $f_{clk}$에 의해 번갈아 가며 켜지고 꺼진다.

1. 스위치 1이 닫힐 때: 커패시터는 $V_1$ 전압으로 충전된다. 이때 저장된 전하량은 $Q_1 = C \cdot V_1$ 이다.
2. 스위치 2가 닫힐 때: 커패시터는 $V_2$ 전압과 연결되며 전하를 이동시킨다. 이때 전하량은 $Q_2 = C \cdot V_2$ 가 된다.

한 번의 클럭 주기($T_{clk}$) 동안 노드 1에서 노드 2로 이동한 전하량의 차이 $\Delta Q$는 다음과 같다.

$$\Delta Q = C(V_1 - V_2)$$

전류($I$)는 단위 시간당 이동한 전하량이므로, 이 과정에서 흐른 평균 전류는 다음과 같이 계산된다.

$$I = \frac{\Delta Q}{T_{clk}} = \frac{C(V_1 - V_2)}{T_{clk}}$$

옴의 법칙($R = \frac{V}{I}$)에 따라, 이 회로가 만들어내는 등가 저항($R_{eq}$)을 구해보면 아주 직관적인 결과가 나온다. 주기 $T_{clk}$는 주파수 $f_{clk}$의 역수이므로 식은 다음과 같이 정리된다.

$$R_{eq} = \frac{V_1 - V_2}{I} = \frac{T_{clk}}{C} = \frac{1}{f_{clk}C}$$

즉, 클럭 주파수($f_{clk}$)와 커패시턴스($C$)를 조절하면 원하는 저항값을 마음대로 만들어낼 수 있다.

 

이를 쉽게 설명하면 스위치를 빠르게 번갈아 켜고 끄면, 커패시터를 통해 이동하는 초당 전하량(평균 전류)이 일정하게 조절되어, 외부에서 보기에는 마치 거대한 전기 저항이 버티고 있는 것과 전기적으로 동일한 효과를 낸다고 이해할 수 있다.

 

왜 굳이 이렇게 복잡하게 만들까?

가만히 있는 수동 저항을 쓰면 될 것을, 굳이 클럭을 주고 스위치를 끄고 켜는 수고로움을 감수하는 이유는 반도체 공정(CMOS)의 현실적인 특성 때문이다.

 

1. 압도적인 면적 효율

앞서 유도한 공식

$$R_{eq} = \frac{1}{f_{clk}C}$$

을 보자. 높은 주파수의 클럭을 사용하면, 아주 작은 $C$ 값만으로도 엄청나게 큰 저항을 흉내 낼 수 있다. 수 mm²를 차지하던 메가옴 단위의 수동 저항을 눈에 보이지도 않을 만큼 작은 커패시터와 스위치 몇 개로 대체하여 칩 크기를 극적으로 줄일 수 있다.

 

2. 공정 오차에 대한 강건함 (PVT Variation 극복)

반도체를 찍어낼 때, 저항이나 커패시터의 '절댓값'은 온도나 공정 편차에 따라 최대 20%까지도 흔들린다. 하지만 칩 내부에 나란히 배치된 두 소자의 '상대적인 비율(Ratio)'은 0.1% 이하의 오차로 매우 정밀하게 맞출 수 있다. SC 회로로 필터나 증폭기를 만들면, 그 특성이 개별 소자의 절댓값이 아닌 커패시터들의 비율($C_1/C_2$)에 의해 결정되므로 수율과 신뢰성이 비약적으로 상승한다.

 

엣지 디바이스와 아날로그-디지털의 경계

이러한 스위치드 커패시터 회로는 아날로그 신호를 디지털로 변환하는 ADC(Analog-to-Digital Converter)의 핵심 설계 기술이다. 외부 환경(온도, 소리, 시각 등)의 미세한 아날로그 센서 신호를 딥러닝 모델이 연산할 수 있는 디지털 데이터로 변환하려면, 제한된 전력과 면적 안에서 정밀하게 신호를 샘플링하고 증폭해야 하기 때문이다.

 

스위치드 커패시터는 연속적인 아날로그의 세계를 불연속적인 이산 시간(Discrete-time)의 영역으로 끌어들여, 하드웨어 효율을 극대화하는 공학적 타협안이다.